ディジタル回路実験
Lab4: 基本ディジタル回路設計（記憶・順序回路）
ディジタル回路設計（記憶・順序回路）の基礎を学びます。
記憶回路の設計
「組合せ回路」が理解できたら「記憶・順序回路」へ進みましょう。
前回の「組合せ回路」は入力信号が決まるとそれに応じて出力信号の状態も一意に決まる回路でした。
それに対して「記憶・順序回路」は過去の状態を覚えておき（メモリ）、出力に反映させる回路のことです。
つまり、同じ入力信号を入れても、出力信号がいつも同じとは限らない回路のことです。
フリップフロップ
メモリは「フリップフロップ（ＦＦ）」と呼ばれる１ビットを記憶することのできる素子の集合です。
フリップフロップには多くの種類がありますが、ここでは、「ＲＳ型フリップフロップ」、「Ｄ型フリップフロップ」、「ＪＫ型フリップフロップ」、そして「Ｔ型フリップフロップ」と呼ばれる記憶素子を紹介しましょう。
ＲＳ型フリップフロップ
ＲＳ型フリップフロップ（ＲＳ−ＦＦ）は、出力の値をＨレベル（１レベル）に設定する’Ｓ端子と、
Ｌレベル（０レベル）に設定する’Ｒ端子の２つ入力端子からなる基本的なフリップフロップです。
’Ｓ端子を０レベルにすると出力が１になり、１に戻してもそのまま出力は１を保持し続けます。
また’Ｒ端子を０レベルにすると出力が０になり、１に戻してもそのまま出力は０を保持し続けます。
（「’」は、否定を表します。「￣」を使うこともあります。Sは「セット」の意味、Rは「リセット」の意味です。）
ＲＳ型フリップフロップ回路はＮＡＮＤ素子を２つ組合せ、お互いの出力を他方の入力とするような回路になっています。
出力端子’ＱはＱの逆の値を出力します。
７４シリーズのＴＴＬでは７４２７９が４つのRS型FFを搭載しています。
図4-1：RS-FF素子
また、負論理表現すると、次のようになります。
図4-2：RS-FF素子（負論理表現）
動作は次の表のように’Ｓ端子と’Ｒ端子の信号を変化させた瞬間に値を記憶します。
表4-1：RS型FF素子の機能表
（Qoは直前に覚えていた値を表す）
| ’Ｓ | ’Ｒ | Ｑ | ’Ｑ |
|---|
| 0 | 0 | -- | -- |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | Qo | 'Qo |
Ｄ型フリップフロップ
Ｄ型フリップフロップ（Ｄ−ＦＦ）は、クロック信号入力端子（ＣＬＫ）が０から１に変化する瞬間の
Ｄ端子の信号状態を記憶して出力端子Ｑに出力するフリップフロップ素子です。
出力端子’ＱはＱの逆の値を出力します。
このようにクロック信号が０から１に変化した瞬間の値を記憶するＦＦ素子を「ポジティブエッジトリガＦＦ」といいます
（逆に、クロック信号が１から０に変化した瞬間の値を記憶するＦＦ素子を「ネガティブエッジトリガＦＦ」といいます）。
また、ＣＬＲ端子がある場合は、出力端子Ｑの値を強制的に０に設定（クリア）することができます。
その逆にＰＲ端子は、出力端子Ｑの値を強制的に１に設定（プリセット）することができます。
７４シリーズのＴＴＬでは７４７４が２つ、７４２７３が８つのD型FFを搭載しています。
図4-3：Ｄ−ＦＦ素子
動作は次の表に従います。
表4-2：D型FF素子の機能表
（Qoは直前に覚えていた値を表す。*は保証していない）
| ’ＰＲ | ’ＣＬＲ | ＣＬＫ | Ｄ | Ｑ | ’Ｑ |
|---|
| 0 | 1 | × | × | 1 | 0 |
| 1 | 0 | × | × | 0 | 1 |
| 0 | 0 | × | × | 1* | 1* |
| 1 | 1 | ↑ | 1 | 1 | 0 |
| 1 | 1 | ↑ | 0 | 0 | 1 |
| 1 | 1 | 0 | × | Qo | 'Qo |
JK型FF素子
クロック信号の立ち下がり（負エッジ）の瞬間に、端子JおよびKの値によって定まる値を記憶し、
端子Qに出力します。出力端子'QはQの逆の値を出力します。
また、ＣＬＲ端子は、次のクロックの立上りで強制的に出力の値をＬレベル（０レベル）
に設定します。
ＰＲ端子は、次のクロックの立上りで強制的に出力の値をＨレベル（１レベル）に
設定します。
７４シリーズのＴＴＬでは７４１１２が２つのJK型FFを搭載しています。
図4-4：JK-FF素子
記憶する値は以下の入力値に従います。
表4-3：JK型FF素子の機能表
（Qoは直前に覚えていた値を表す）
| PRESET | CLEAR | CLOCK | J | K | Q | 'Q |
|---|
| L | H | X | X | X | H | L |
| H | L | X | X | X | L | H |
| L | L | X | X | X | H* | H* |
| H | H | ↓ | L | L | Qo | 'Qo |
| H | H | ↓ | H | L | H | L |
| H | H | ↓ | L | H | L | H |
| H | H | ↓ | H | H | TOGGLE |
| H | H | H | X | X | Qo | 'Qo |
T型FF素子
Tはトグル(toggle)の意味で、トリガ（クロック）パルスが入力されるたびに出力Qが反転する
FFです。T-FFは入力端子としてＴ端子とＣＬＫ端子を持ち、Ｔ端子がＨレベルの状態でＣＬＫ端子にエッジトリガが
入力されると出力が反転します。Ｔ端子がＬレベルの時は出力は反転しません。
T-FFはD-FFやJK-FFにより間単に作成できるので、７４シリーズには用意されていません。
図4-5：T-FF素子
記憶する値は以下の入力値に従います。
表4-4：T型FF素子の機能表
（Qoは直前に覚えていた値を表す）
このようなフリップフロップ素子を使うことで、過去に設定した値（状態）によって、
出力が多彩に変化する回路を実現することができます。
シフトレジスタ
フリップフロップを応用した回路の一つに、「シフトレジスタ」があります。
シフトレジスタは、ＲＳ−ＦＦ回路の出力を次段のＦＦ回路の入力とすることにより、
記憶している値を次段のＦＦへ次々と受け渡すことができます。
７４シリーズのＴＴＬでは７４ＬＳ１６４が８つのＦＦを搭載しており、
「８ビットシフトレジスタ」と呼ばれています。
７４ＬＳ１６４には、通常のＲＳ−ＦＦと違って次段に値を受け渡すタイミングを与えるための
クロック端子があり、クロック信号が入るたびに次のＦＦに値を移動させます。またＦＦのＲ、Ｓ端子が
正論理（１のとき有効）になっています。
つまり、前段の出力端子Ｑと次段の入力端子Ｓ、前段の出力端子’Ｑと次段の入力端子Ｒを接続するだけで
ＦＦ間でデータを受け渡すことができます。
図4-6：74LS164の内部構造
図4-7：74LS164のピン配置
非同期２進カウンタ
FFの出力値がＨレベル（１レベル）からＬレベル（０レベル）になるとき、
次段のFFの値が反転するようにFFを接続すると、FFに２進数の各桁の値（ビット）を記憶させることができます。
クロックを負エッジとすることで、２進カウンタ（計数器）ができます。
ここで「非同期」とあるのは、各FFへの信号伝搬には時間がかかり、クロックの瞬間に同時に
すべてのFFの値が定まらない（同期しない）ためです。
この非同期カウンタは、０から（２のビット乗−１）までの値を計数することができ、
最大値までくると次は再び０に戻ります。（実際には桁あふれが起こっています）
任意の値で０に戻るようにしたい時は、クリアしたい値になったらＬレベル（０レベル）
を出力する組合せ回路を作成し、この出力信号をすべてのFFのクリア端子に入力します。
このようにすると、目的の値になった瞬間にすべてのFFは
クリアされ、出力値はすべてＬレベル（０レベル）になります。
この結果、あたかも目的の値の１つ前の値の次にリセットがかかったように動作します。
桁が複数あるときには、この出力信号を桁上げ信号としても利用できます。
７セグメント数字表示器
FFに記憶された２進数はLED等で出力を確認できますが、人間にとっては非常にわかりずらいものです。
そこで、人間にもわかるように、数字で表示させることを考えます。
数字は８の字に配置した７つの線分（セグメント）状のLEDを点灯させることで可能です。
このようなLEDを７セグメント数字表示器と言います。７セグメント表示器はLEDの
カソード側が１本にまとめられたカソードコモンタイプと、アノード側がまとめられたアノードコモンタイプがあります。
ここで使うＴＬＲ３２０はカソードコモンタイプの７セグメント表示器です。
図4-8：７セグメント数字表示器TLR320のピン配置
BCD７セグメントデコーダ
入力として２進化１０進数（BCD）がA(20),B(21),C(22),D(23)を入力し、７セグメント表示器の７つのセグメントＬＥＤを制御する機能をもつ回路をBCD７セグメントデコーダと言います。
７４ＬＳ２４８はカソードコモンタイプの７セグメント表示器をドライブすることができる組合せ回路が
構成されているICです。
特に７４ＬＳ２４８は、ＬＥＤの点灯に必要な電流制限用抵抗を必要としないように
内部回路が構成されています。
チャタリング
有接点スイッチをオンからオフに切替えると、スイッチレバーのわずかな振動等のため、
接点の断接がわずかな間に何度も切り替わる現象が発生します。この現象をチャタリングと言い、
スイッチのオン・オフによって１つのパルスをディジタル回路に入力したつもりでも実際には
不特定多数のパルスが入力され誤動作の原因になります。
このようなチャタリング現象を防止して確実に１つのパルスを発生させるためにはFFを用いると良いことが知られています。
つまり、一度でもＨレベルになったらどのような入力が入っても出力を変化しないように
過去の状態を記憶すれば良いからです。JK-FFを使ったチャタリング防止回路の例を示します。
図4-9：チャタリング防止回路
簡単なゲームマシン回路の製作準備
ここまでくれば、簡単なゲームを電子回路で作ることができます。そう、「電子ルーレット」です。
「電子ルーレット」を作成するための準備と回路設計の練習を実験を通して行ないましょう。
実験に必要な部品
| 品名 | 規格・型番 | 個数 |
|---|
| ７４シリーズＩＣ | 適切な品番 | 適切な数 |
| 抵抗 | ＬＥＤ電流制限用３３０Ω（１／８Ｗ） | 適切な数 |
| 抵抗 | プルアップ用４．７ｋΩ（１／８Ｗ） | 適切な数 |
| ＬＥＤ | 赤 | 適切な数 |
| ７セグメント表示器 | 赤 | 適切な数 |
| スイッチ | トグル型、ＤＩＰ型 | 適切な数 |
| 電線 | --- | 少々 |
注意
- 本実験では，理論値（真理値表または動作表の値）と実際に測定した値（LED
の点灯または消灯）を記録して比較すること．
- 回路をいきなり作らず，しっかりとした回路図を書き，（必要なら配線図を書いて）
部品の配置を決めてから配線を始めること．（プロでもいきなり回路を作るのは難しい。初心者の皆さんは回路図を書かずに回路製作をするのは絶対にやってはいけない。失敗するか、うまく作れず悩むだけ。）
実験１
トグルスイッチとJK-FF（７４ＬＳ１１２の中の１つ）を使ってチャタリング防止回路
を作成し、その動作をＬＥＤの点灯・消灯によって確認せよ。このとき、スイッチをどちらに
倒したらチャタリング防止回路の出力がＨレベル、またはＬレベルになる時の点灯、消灯を
記録せよ。
表4-6：動作結果
| スイッチの位置 | スイッチの位置に
対する入力論理値 | ＬＥＤの点灯/消灯 | ＬＥＤに対応する
出力論理値 |
|---|
| | | | |
「予想した動作と合っているか、違っているか、違っている場合はその理由」
実験２
７４ＬＳ２７３（８回路ポジティブエッジトリガD-FF）の８つのD-FFを２進数における各桁の
記憶素子と考え、教員が指定する０から１２７までの１０進数を２進化して記憶させよ。
- 各D-FFのD端子への２進数入力信号はDIPスイッチ（１列に端子が並んだ小さなスイッチ群）を使ったプルアップ回路で作成せよ。
- 入力するクロック信号に実験１で作成したチャタリング防止回路の出力端子を接続せよ。
- 各FFに記憶されている値をLEDの点灯・消灯で確認できるようにせよ。
- クロックを入力して所望の値が記憶されることを確認せよ。
（動作結果の記録は、実験１に準じてスイッチ数を増やした表を作成して行なえ）
注意：各FFがクリアされないように'CLR端子をプルアップ抵抗を使ってＨレベルに保持しておく
こと。
図4-10：74LS273のピン配置
実験３
ネガティブエッジトリガJK-FF７４ＬＳ１１２ を使ってT-FFを作成し、その動作を確認せよ。
クロックには実験１で作成したチャタリング防止回路の出力を用いよ。
（J端子およびK端子をどのように接続すればクロックパルスが入ったとき記憶している値を反転できるか考えよ。）
実験４
非同期式カウンタ７４ＬＳ２９３を使用して１６進カウンタを作成し、その動作を確認せよ。（７４ＬＳ２９３は７４ＬＳ９３のピン配置を変えたものである。データシートで
ピン配置を確認せよ）
- カウンタの４ビットBCD出力に７セグメントデコーダ７４ＬＳ２４８を接続し、
７セグメント表示器ＴＬＲ３２０の右側１桁に数字１文字を表示する回路を作成せよ。
- カウンタのクロックに実験１で作成したチャタリング防止回路の出力を接続し、
１６進カウンタの動作を確認せよ。
（特に、１６進数ＡからＦまではどのような表示になるか記録せよ）
- チャタリング防止回路の代わりに直接トグルスイッチを使ったオンオフパルスを与えると
回路にチャタリング現象が発生する。トグルスイッチの出力を直接クロック信号に接続し、
チャタリングがどのように起こったか記録せよ。
（チャタリング防止回路のPR端子またはCLR端子は直接トグルスイッチから出力されるオンオフパルスなので、チャタリングが含まれた入力信号として流用できる）
図4-11：74LS248のピン配置
図4-12：TLR320のピン配置
実験５
実験４で作成した１６進カウンタに回路を追加して、１０進カウンタを作成せよ。
（１０までクロックパルスを数えたらすぐに全ての記憶を０にクリアする回路を追加する）
実験６（余力がある時のみ行なえ）
実験５で作成した１０進カウンタを２つ作成し、非同期ＢＣＤ６０進カウンタを作成せよ。
また、同様にして非同期２４進カウンタを作成せよ。
これらを組み合わせることにより非同期２４時間時計を作成せよ。
- チャタリング防止回路の動作を説明せよ。
- １２時間時計を設計せよ。（24時間時計を単に変更しただけでは動作しないので、
きちんと動作するかどうかを確実に検証せよ。）
- これまで行なったディジタル回路の実験を応用したオリジナル回路を自由に設計せよ。
設計にあたっては、教員と相談しながら次週以降最終回までの間にシミュレーションと
実際の回路が十分完成できる程度の規模にせよ。
最終回に設計した回路の原理と動作結果についてのプレゼンテーションを行なう。
レポートの作成
上記の実験１〜実験６、および考察をレポートにまとめ提出せよ。
レポートの書き方は、各机に置いてある「実験指導書」を見るか、
「実験指導書（ホームページ版）」を参考にして下さい。
（電子回路やＬＳＩ、センサー、自動設計に興味のある人へ）
今回作成する電子回路はＩＣを使いましたが、この世の中はもっと複雑な回路がたくさん動いています。
ＬＳＩやＶＬＳＩ、そしてＵＬＳＩと呼ばれる大規模集積回路がそれです。
今後も多機能化が進み、その規模はまだまだ大きくなるでしょう。
今回は非常に簡単な回路を作成しましたが、世の中で実際に動いているのは
ソフトウェアなのではなく、ハードウェア（電子回路）なのです。
ただし、ハードウェアの設計には膨大な設計データを扱わなければならないので
ソフトウェアを使いこなす力も必要です。
この世のほとんどの機器が電気で動いているのにも関わらず、電子回路設計分野は
人手が足りず、この分野への就職はひっぱりだこです。しかし
パソコンをはじめ世界を動かしている電子回路の設計には基礎技術の習得が必要で、
かつ実際の回路設計にはノウハウ的な知識も必要です。
情報システム工学科で開講されている科目のうち、次の科目が電子回路設計分野で
役にたつ科目です。もし電子回路設計に興味がある人はこれらの科目を履修して
頑張りましょう。
- プログラミングI、II、III
- アルゴリズムとデータ構造Ａ、Ｂ
- ディジタル回路I, II
- ディジタル回路実験
- メディアシステム工学I、II
- ディジタルシステム設計
- ロボットのハードウェア
- 計算機アーキテクチャ
2004.06.07.
2005.06.01.
2008.05.11.
2009.05.10.
2011.04.07.
fmiso at sist.chukyo-u.ac.jp