Flip Flop Circuit

実験：記憶（フリップフロップ）回路

本実験では，記憶回路の基本であるフリップフロップ回路の基本とその応用を 実際に回路を作りながら学びます．

フリップフロップ素子

前回までに行なった組合せ回路は、入力を与えると（多少ゲート動作遅延は あるものの）すぐに出力が得られる回路でした。
フリップフロップ素子（以下ではFF素子と書く）は、 １ビットのＨレベル（１レベル）とＬレベル（０レベル）を記憶できる素子です。
FF素子を使うと、過去の状態によって動作が異なる（記憶）回路を作成できます。
FF素子に記憶するタイミングは、CLK端子にクロックを与えた時、そのクロック信号の立上り 、または立ち下がりの瞬間です（FF素子によって異なります）。

それでは，主なFF素子を紹介しましょう．

RS型FF素子
出力の値をＨレベル（１レベル）に設定する'S端子と、 Ｌレベル（０レベル）に設定する'R端子からなる入力端子からなるフリップフロップです。 動作は次の表のように'S端子と'R端子（負論理）に値を与えた瞬間に値を記憶します。 （「'」は、否定を表します。）


図：RS-FF素子
記憶する値は以下の入力値に従います。
表：RS型FF素子の機能表
（Qoは直前に覚えていた値を表す）
'S'RQ'Q
LL----
LHHL
HLLH
HH'Qo'Qo
D型FF素子
クロック端子に入力された信号の立上りの瞬間に端子Dの値を記憶し、 その値を端子Qに出力します。出力端子'QはQの逆の値を出力します。 また、CLEAR端子は、次のクロックの立上りで強制的に出力の値をＬレベル（０レベル） に設定（クリア）します。 PR端子は、次のクロックの立上り（正エッジ）で強制的に出力の値をＨレベル（１レベル）に 設定（プリセット）します。
７４シリーズのＴＴＬでは７４７４が２つのD型FFを搭載しています。 また、７４２７３はクロック端子とクリア端子を共通化した８つのD型FFを 搭載しています。

図：D-FF素子
記憶する値は以下の入力値に従います。
表：D型FF素子の機能表
（Qoは直前に覚えていた値を表す）
CLKDQ'Q
↑LLH
↑HHL
JK型FF素子
クロック信号の立ち下がり（負エッジ）の瞬間に、端子JおよびKの値によって決まる値を記憶し、 端子Qに出力します。出力端子'QはQの逆の値を出力します。 また、CLEAR端子は、次のクロックの立上りで強制的に出力の値をＬレベル（０レベル） に設定します。 PR端子は、次のクロックの立上りで強制的に出力の値をＨレベル（１レベル）に 設定します。
７４シリーズのＴＴＬでは７４１１２が２つのJK型FFを搭載しています。

図：JK-FF素子
記憶する値は以下の入力値に従います。
表：JK型FF素子の機能表
（Qoは直前に覚えていた値を表す）
PRESETCLEARCLOCKJKQ'Q
LHXXXHL
HLXXXLH
LLXXXH*H*
HH↓LLQo'Qo
HH↓HLHL
HH↓LHLH
HH↓HHTOGGLE
HHHXXQo'Qo
T型FF素子
Tはトグル(toggle)の意味で、トリガ（クロック）パルスが入力されるたびに出力Qが反転する FFです。T-FFは入力端子としてT端子とC端子を持ち、T端子がＨレベルの状態でＣ端子にエッジトリガが 入力されると出力が反転します。T端子がＬレベルの時は出力は反転しません。T-FFはD-FFやJK-FFにより 間単に作成できるので、７４シリーズには用意されていません。

図：T-FF素子
記憶する値は以下の入力値に従います。
表：T型FF素子の機能表
（Qoは直前に覚えていた値を表す）
CTQ'Q
↓LQo'Qo
↓H'QoQo
このようなFF素子を使うと、過去に設定した値（状態）によって、動作を変えることができ、 多彩な回路動作を実現することができます。

シフトレジスタ

RS-FF回路の出力を次段の入力とすることにより、記憶している値を次段に次々と受け渡すことが できます。クロックの入力タイミングに従って記憶している値を次々と次のFFに移動する素子を シフトレジスタと言います。
７４シリーズのＴＴＬでは７４１６４が８つのFFを搭載している８ビットシフトレジスタです。

非同期２進カウンタ

FFの出力値がＨレベル（１レベル）からＬレベル（０レベル）になるとき、 次段のFFの値が反転するようにFFを接続すると、FFに２進数の各桁の値（ビット）を記憶させることができます。 クロックを負エッジとすることで、２進カウンタ（計数器）ができます。
ここで非同期とあるのは、各FFへの信号伝搬には時間がかかり、クロックの瞬間に同時に すべてのFFの値が定まらない（非同期）ためです。
この非同期カウンタは、０から（２のビット乗−１）までの値を計数することができ、 最大値までくると次は再び０に戻ります。（実際には桁あふれが起こっています）
任意の値で０に戻るようにしたい時は、クリアしたい値になったらＬレベル（０レベル） を出力する組合せ回路を作成し、この出力信号をすべてのFFのクリア端子に入力します。 このようにすると、目的の値になった瞬間にすべてのFFは クリアされ、出力値はすべてＬレベル（０レベル）になります。 この結果、あたかも目的の値の１つ前の値の次にリセットがかかったように動作します。 桁が複数あるときには、この出力信号を桁上げ信号としても利用できます。

７セグメント数字表示器

FFに記憶された２進数はLED等で出力を確認できますが、人間にとっては非常にわかりずらいものです。 そこで、人間にもわかるように、数字で表示させることを考えます。
数字は８の字に配置した７つの線分（セグメント）状のLEDを点灯させることで可能です。 このようなLEDを７セグメント数字表示器と言います。７セグメント表示器はLEDの カソード側が１本にまとめられたカソードコモンタイプと、アノード側がまとめられたアノードコモンタイプがあります。
ここで使うＴＬＲ３２０はカソードコモンタイプの７セグメント表示器です。

BCD７セグメントデコーダ

入力として２進化１０進数（BCD）がA(20),B(21),C(22),D(23)を入力し、７セグメント表示器の７つのセグメントＬＥＤを制御する機能をもつ回路をBCD７セグメントデコーダと言います。
７４ＬＳ２４８はカソードコモンタイプの７セグメント表示器をドライブすることができる組合せ回路が 構成されているICです。 特に７４ＬＳ２４８は、ＬＥＤの点灯に必要な電流制限用抵抗を必要としないように 内部回路が構成されています。
表：本実験で使用する主な７４シリーズＩＣ
素子名７４シリーズ型番データシート
ＲＳ型ＦＦ（４個入）７４ＬＳ２７９74LS279データシート
Ｄ型ＦＦ（２個入）７４ＬＳ７４74LS74データシート
ＪＫ型ＦＦ（２個入）７４ＬＳ１１２74LS112データシート
Ｄ型ＦＦ（８個入）７４ＬＳ２７３74LS273データシート
８ビットシフトレジスタ７４ＬＳ１６４74LS164データシート
２進＋５進（１０進）、２進＋８進（１６進）カウンタ７４ＬＳ９０/９３74LS90/93データシート
２進＋８進（１６進）カウンタ７４ＬＳ２９３74LS293データシート
ＢＣＤ７セグメントデコーダ７４ＬＳ２４８74LS248データシート

チャタリング

有接点スイッチをオンからオフに切替えると、スイッチレバーのわずかな振動等のため、 接点の断接がわずかな間に何度も切り替わる現象が発生します。この現象をチャタリングと言い、 スイッチのオン・オフによって１つのパルスをディジタル回路に入力したつもりでも実際には 不特定多数のパルスが入力され誤動作の原因になります。 このようなチャタリング現象を防止して確実に１つのパルスを発生させるためにはFFを用いると良いことが知られています。 それは過去の状態を記憶できるからです。一度でもＨレベルになったらどのような入力が入っても出力 を変化しないようにすれば良いのです。JK-FFを使ったチャタリング防止回路の例を示します。

図：チャタリング防止回路

実験

実験に必要な部品

品名規格・型番個数
７４シリーズＩＣ適切な品番適切な数
抵抗ＬＥＤ電流制限用３３０Ω（１／８Ｗ）適切な数
抵抗プルアップ用４．７ｋΩ（１／８Ｗ）適切な数
ＬＥＤ赤適切な数
７セグメント表示器赤適切な数
スイッチトグル型、ＤＩＰ型適切な数
電線---少々

注意

実験１

トグルスイッチとJK-FF（７４ＬＳ１１２の中の１つ）を使ってチャタリング防止回路 を作成し、その動作をＬＥＤの点灯・消灯によって確認せよ。このとき、スイッチをどちらに 倒したらチャタリング防止回路の出力がＨレベル、またはＬレベルになる時の点灯、消灯を 記録せよ。

実験２

７４ＬＳ２７３（８回路ポジティブエッジトリガD-FF）の８つのD-FFを２進数における各桁の 記憶素子と考え、教員が指定する０から１２７までの数を２進化して記憶させよ。
  1. 各D-FFのD端子への入力信号はDIPスイッチによるプルアップ回路で作成せよ。
  2. 入力するクロック信号は実験１で作成したチャタリング防止回路の出力端子を接続せよ。
  3. 各FFに記憶されている値はLEDの点灯・消灯で確認できるようにせよ。
  4. クロックを入力して所望の値が記憶されることを確認せよ。

注意：各FFがクリアされないように'CLR端子をプルアップ抵抗でＨレベルに保持しておく こと。

図：74LS273のピン配置

実験３

８ビットシフトレジスタ７４ＬＳ１６４の動作を確認せよ。
  1. QAからQD、QEからQHまでの８つの出力端子に直線上に配置したＬＥＤをそれぞれ接続せよ。
  2. DIPスイッチがオフのとき、直列入力（ピン１、ピン２）およびCLR端子（ピン９）がプルアップさ れ、オンのとき、グランドに接続されるようにせよ。
  3. クロック端子（ピン８）に実験１のチャタリング防止回路の出力を接続せよ。
  4. ピン１、２をＨ、ピン９をＬレベルにし、出力をすべてＬレベルに設定せよ。
  5. クリア端子（ピン９）をＨレベルにしてクリアを解除し、チャタリング防止回路からパルスを順次 入力せよ。このとき、適当にピン１（またはピン２）を途中でＬレベルにした時のＦＦの動作をパルスを入力 するたびに記録せよ。
  6. 次に、チャタリング防止回路を外し、ファンクションジェネレータから0.1[Hz]程度のＴＴＬパルスを 入力できるように接続せよ。
  7. 回路にまずクリアを行ない、一つ目のLEDのが点灯したらすぐにピン２とピン１３を接続せよ （最上位出力を最下位入力に接続）。
  8. 点灯状態をパルスが入力されるごとに記録せよ。
  9. この実験の動作原理について報告せよ。

図：74LS164の内部構造


図：74LS164のピン配置

実験４

ネガティブエッジトリガJK-FF ７４ＬＳ１１２ を使ってT-FFを作成し、その動作を確認せよ。 クロックには実験１で作成したチャタリング防止回路の出力を用いよ。
（J端子およびK端子をどのように接続すればクロックパルスが入ったとき記憶している値を反転できるか考えよ。）

実験５

非同期式カウンタ７４ＬＳ２９３を使用して１６進カウンタを作成し、その動作を確認せよ。（７４ＬＳ２９３は７４ＬＳ９３のピン配置を変えたものである。データシートで ピン配置を確認せよ）

図：74LS248のピン配置


図：TLR320のピン配置

実験６

実験５で作成した１６進カウンタに回路を追加して、１０進カウンタを作成せよ。 （１０までクロックパルスを数えたらすぐに全ての記憶を０にクリアする回路を追加する）

実験７（余力がある時のみ行なえ）

実験６で作成した１０進カウンタを２つ作成し、ＢＣＤ６０進カウンタを作成せよ。
また、同様にして２４進カウンタを作成せよ。
これらを組み合わせることにより２４時間時計を作成せよ。

考察

  1. チャタリング防止回路の動作を説明せよ。
  2. １２時間時計を設計せよ。（24時間時計を単に変更しただけでは動作しないので、 きちんと動作するかどうかを確実に検証せよ。）
  3. これまで行なったディジタル回路の実験を応用したオリジナル回路を自由に設計せよ。 設計にあたっては、教員と相談しながら次週以降最終回までの間にシミュレーションと 実際の回路が十分完成できる程度の規模にせよ。 最終回に設計した回路の原理と動作結果についてのプレゼンテーションを行なう。
2002.06.18.
fmiso@sccs.chukyo-u.ac.jp